# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-260832

(43)Date of publication of application: 29.09.1998

(51)Int.CI.

G06F 9/38

G06F 9/38

(21)Application number: 09-064327

(71)Applicant:

HITACHI LTD

(22)Date of filing:

18.03.1997

(72)Inventor:

MIKI YOSHIO


TSUSHIMA YUJI

## (54) INFORMATION PROCESSOR

### (57)Abstract:

PROBLEM TO BE SOLVED: To shorten the schedule time to parallelly execute an instruction for successive execution.

SOLUTION: An instruction interpretation circuit 204 in a processor 200 generates a group of interpretation instructions to branch blocks of a program and stores it in interpretation instruction memory 201 when a scalar processor 100 carries out the program. Each interpretation instruction includes the numbers of physical resources (a computing element, a register, etc.) of a transfer source and a transfer destination which are decided by an instruction scheduler 104 to each of plural instructions that are decided as parallelly executable by the scheduler 104. When the branch block is executed again later, an interpretation instruction string in the memory 201 is successively carried out. A transfer circuit 203 supplies data to an input of a computing element that is selected for an instruction when the computing element of the transfer source generates the data that is used for an operation which is requested by each interpretation instruction.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-260832

(43)公開日 平成10年(1998) 9月29日

(51) Int.Cl.<sup>6</sup>

識別記号

G06F 9/38

3 1 0 3 7 0 FΙ

G06F 9/38

310F

370X

## 審査請求 未請求 請求項の数9 OL (全 22 頁)

(21)出願番号

特願平9-64327

(22)出願日

平成9年(1997) 3月18日

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 三木 良雄

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 對馬 雄次

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

## (54) 【発明の名称】 情報処理装置

# (57)【要約】

【課題】逐次実行用の命令の並列実行のためのスケジュ ール時間を短縮する。

【解決手段】スカラープロセッサ100でプログラムが実行されたときに、そのプログラム中の分岐プロックに対して、プロセッサ200内の命令翻訳回路204が一群の翻訳命令を生成し、翻訳命令メモリ201に記憶する。各翻訳命令は、命令スケジューラ104が並列に実行可能と判断した複数の命令の各々に対して、その命令スケジューラ104が決定した転送元および転送先の物理資源(演算器、レジスタなど)の番号を含む。分岐プロックが後に再実行されるときには、翻訳メモリ201内の翻訳命令列が順次実行される。転送回路203は、各翻訳命令が要求する演算に使用するデータが転送元の演算器により生成されたときに、そのデータをその命令のために選ばれた演算器の入力に供給する。

**天** 1

#### 【特許請求の範囲】

【請求項1】複数の第1種の演算器と複数の第1種のレジスタを含む複数の第1種の物理資源と、

実行すべきプログラムに含まれた複数の第1種の命令の内、並列に実行可能な複数の第1種の命令を選択し、それぞれの第1種の命令の実行に使用する複数の第1種の物理資源をそれらの選択された複数の第1種の命令に割り当て、それらの複数の第1種の命令のそれぞれに割り当てられた物理資源を使用してそれらの第1種の命令を並列に実行するように上記選択された複数の第1種の命10令の実行を制御する命令スケジューラと、

上記命令スケジューラにより複数の第1種の命令が並列に実行されるごとに、該並列に実行された複数の第1種の命令の各々に対して上記命令スケジューラにより割り当てられた複数の物理資源を識別可能な少なくとも一つの第2種の命令を記憶するメモリと、

複数の第2種の演算器と複数の第2種のレジスタを含む 複数の第2種の物理資源と

上記プログラムが再度実行されたときに、そのプログラムに含まれた複数の第1種の命令に代えて、該複数の第201種の命令に対応して上記メモリに記憶された少なくとも一つの第2種の命令を実行する命令実行回路とを有し、

上記命令実行回路は、その第2種の命令に対応する上記 複数の第1種の命令の各々に対して割り当てられた、上 記一つの第2種の命令から識別可能な複数の物理資源に 対応する複数の第2種の物理資源を使用してその第2種 の命令を実行する情報処理装置。

【請求項2】上記複数の第2種の演算器は、上記複数の第1種の演算器とは別に設けられ、上記複数の第2種の 30 レジスタは、上記複数の第1種のレジスタとは別に設けられている請求項1記載の情報処理装置。

【請求項3】上記複数の第1種の演算器が上記複数の第2種の演算器として使用され、上記複数の第1種のレジスタが上記複数の第2種のレジスタとして使用される請求項1記載の情報処理装置。

【請求項4】上記複数の第2種の演算器は、上記複数の第1種の演算器と同じ演算器を含み、上記複数の第2種のレジスタの数は、上記複数の第1種のレジスタの数と等しい請求項1記載の情報処理装置。

【請求項5】上記複数の第2種の演算器は、上記複数の第1種の演算器と異なる数の演算器を含み、上記複数の第2種のレジスタの数は、上記複数の第1種のレジスタの数とは異なる請求項1記載の情報処理装置。

【請求項6】複数の演算器と複数のレジスタを含む複数 の物理資源と、

それぞれ一組の並列に実行可能な複数の第1種の命令に 対応する複数の第2種の命令を記憶するメモリと、

上記翻訳メモリに記憶された複数の第2種の命令を順次 実行する命令実行回路とを有し、 上記複数の第2種の命令は、それぞれの第2種の命令は 対応する複数の第1種の命令が要求する演算を実行する ために使用する複数の物理資源を識別可能に上記メモリ に記憶され、

上記命令実行回路は、各第2種の命令に対応する複数の 第1種の命令の各々に対して割り当てられた、上記第2 種の命令から識別可能な複数の物理資源を使用してその 第2種の命令を実行する情報処理装置。

【請求項7】複数の演算器と、

複数のレジスタと、命令によって使用される演算器およびレジスタを決定し、命令実行の入力となるレジスタ内データの更新を監視することによって、実行可能な状態となった命令を順次演算器へ投入する命令スケジューラと演算器へ投入された上記命令の命令語格納アドレスと使用される演算器およびレジスタ情報を記憶するメモリ

既に上記メモリに格納されている命令語格納アドレスの 命令を再度実行する際に、上記メモリに格納されている 使用する演算器とレジスタに関する情報に基づきその命 令を実行する命令実行回路とを有する情報処理装置。

【請求項8】複数の演算器と、

複数のレジスタと、命令によって使用される演算器およびレジスタを決定し、命令実行の入力となるレジスタ内データの更新とさらに命令実行の入力となるレジスタ内データを生成する演算器を監視することによって、命令実行に必要なデータの演算器からレジスタまたは演算器から演算器への転送経路を決定する転送回路と、

演算器へ投入された上記命令の命令語格納アドレスと命令実行に必要なデータの転送経路情報を記憶するメモリとを有し、

既に上記メモリに格納されている命令語格納アドレスの 命令を再度実行する際には、上記転送回路は、上記メモ リに格納されている転送経路情報に基づき演算器とレジ スタの間のデータ転送経路を切り替えて上記命令を実行 する回路を有する情報処理装置。

【請求項9】複数の演算器と、

複数のレジスタと、

上記複数の演算器および複数のレジスタ間のデータ転送 を可能とする出力線と入力線との間の複数の交点位置に 設けられた、実行待ちの命令を待機させるための複数の 命令待機回路と、

命令実行に必要なデータを生成する演算器または命令実 行に必要なデータを保持しているレジスタと演算が実行 される演算器との識別情報をデータ転送情報として持つ 実行待ちの命令を、上記複数の命令待機回路の内、その 命令の実行にためにデータ転送が必要となる演算器また はレジスタの入出力線の交点位置に設けられた一つの命 令待機回路に投入する回路とを有する情報処理装置。

【発明の詳細な説明】

0 [0001]

【発明の属する技術の分野】本発明は、逐次実行用のプログラムの命令を並列に実行するスーパースカラー方式の情報処理装置に関する。

## [0002]

【従来の技術】命令により制御される情報処理装置の処理速度を向上させるために、命令列が潜在的に有する並列実行性を利用する方法がある。例えば、マイク・ジョンソン著 "スーパースカラー・プロセッサ" 日経BP出版センタ、1994年、第104頁から第118頁および第125頁から第144頁(以下、文献1と呼ぶ)に 10 示されているようなスーパースカラー方式では、複数の命令を異なるの演算器を使って並列に実行する。並列実行可能な命令は、命令実行ステージ以前のパイプラインステージ、例えば命令デコードステージにおいて、複数の命令が利用するハードウエア資源の競合や、命令実行に伴うデータの依存関係を調べることによって抽出される。

【0003】文献1の125ページ以降に記載されているように、アウトオブオーダ方式も可能である。との方法では、並列実行可能な命令を検索する範囲を広げ、並 20列実行可能な命令を元の命令順序とは異なる順序で実行する

【0004】アウトオブオーダ実行を実現す方法とし て、文献1の109頁に記載されているTomasul oアルゴリズムが知られている。Tomasuloアル ゴリズムでは、ある命令のデコードが終了し、その命令 が利用する演算器や必要とする入力データが解読された 後に、その命令がリザベーションステーションと呼ばれ る一種の命令バッファに格納される。リザベーションス テーションは実行待ちの命令格納場所として用いられ、 演算器で実行終了した命令は、その終了をリザベーショ ンステーション内の全ての命令に告知する。これによ り、待ち状態にある命令は自分自身の実行可能性を調べ ることができ、実行可能となった命令から順に演算器へ 送られる。その結果として元の命令列順序とは異なった 順序で命令を実行可能となる。2命令間の細かな依存関 係の利用法としては、Hennesyand Patt erson, "Computer Architect ureA Quantitative Approach (second edition)", Morgan Kaufmann Publishers, Inc. 1 995, PP. 147 (以下、文献2と呼ぶ) に記載さ れているように、データフォワーディングが知られてい る。この方法では、或るレジスタの値を入力データとす る命令が存在した時に、そのレジスタの値が確定した後 に命令の実行を開始するのではなく、そのレジスタの値 を更新しようとしている演算器から直接に値をその命令 に転送し、レジスタの値が確定する前にその命令の実行

【0005】とのように、命令の実行に先立ってそれら 50 ってその命令の実行を開始できる情報処理装置を提供す

を開始する。

の命令間の関係を認識する方式は、命令が利用するハードウエア資源を具体的に決定すること、必要なデータが 準備でき次第命令実行を開始することを制御方式として 実現している。しかし、この制御方式を実現するための 組み合わせ論理は大規模になる傾向が強く、ややもすれ ば高速実行のために設けた回路によって、全体の実行時間が消費されるという事態に陥る可能性もある。このような事態を回避するための一案として、VLIW (Very Long Instruction Word) (文献2、第278頁-第289頁)が提案されている。VLIWではコンパイラによって並列実行可能な複数の命令を予め抽出し、それらの命令を一つの命令語としてまとめておく。これにより、上記の認識に必要な回路規模を抑制することが可能となる。しかしながら、命令語が変わるために全てのプログラムをコンパイルし直

## す必要がある。 【0006】

【発明が解決しようとする課題】上述のように、VLI ₩は実行可能形式のバイナリーファイル資産を有効利用 できない。さらに、スーパーコンピュータや信号処理専 用プロセッサが対象とする、ループを多く使用する数値 演算プログラムなどでは、コンパイルによるスケジュー リングが可能であるが、これらはごく一部の特殊例に過 ぎない。一般のプログラムでは、頻繁な分岐命令やメモ リアクセスなど命令実行時間の動的変化が存在するた め、コンパイラで静的にハードウエア利用順序を最適化 するには限度がある。そこで、汎用プロセッサとしては スーパースカラー方式のように、ハードウエアを用いた 命令並列性の抽出および命令実行順序の決定、つまりス ケジューリングが重要である。ところが、ハードウエア を用いたスケジューリングが必要とする論理量が膨大な ことから、このスケジューリング部分の動作速度がプロ セッサ全体の動作速度を律速してしまうという問題があ

【0007】また、リザベーションステーションでは、明らかにまだ実行不可能な命令に対しても、実行可能性のチェックが無駄に実施される。さらに演算器の数より多くの命令が実行可能となった場合には、実行すべき命令を選抜するなどの処理も必要である。この問題は、演算器における命令実行の前段階での時間浪費につながる。

【 0 0 0 8 】本発明の目的は、より少ないオーバヘッドで複数の命令を並列に実行できる情報処理装置を提供するにある。

【0009】本発明のより具体的な目的は、命令のスケジューリングによる命令の実行速度の低下を低減できる情報処理装置を提供することにある。

【0010】本発明の他のより具体的な目的は、命令が必要とするデータが準備でき次第、より少ない遅延でもってその命令の実行を開始できる情報処理装置を提供す

ることにある。

#### [0011]

【課題を解決するための手段】上記目的を達成するため に、本発明による情報処理装置には、複数の第1種の演 算器と複数の第1種のレジスタを含む複数の第1種の物 理資源と、実行すべきプログラムに含まれた複数の第1 種の命令の内、並列に実行可能な複数の第1種の命令を 選択し、それぞれの第1種の命令の実行に使用する複数 の第1種の物理資源をそれらの選択された複数の第1種 の命令に割り当て、それらの複数の第1種の命令のそれ 10 ぞれに割り当てられた物理資源を使用してそれらの第1 種の命令を並列に実行するように上記選択された複数の 第1種の命令の実行を制御する命令スケジューラとが設 けられ、これらを用いてスーパースカラーモードで上記 プログラムの第1種の命令が実行される。 本発明で は、上記命令スケジューラにより複数の第1種の命令が 並列に実行されるごとに、該並列に実行された複数の第 1種の命令の各々に対して上記命令スケジューラにより 割り当てられた複数の物理資源を識別可能な少なくとも 一つの第2種の命令を記憶するメモリと、複数の第2種 20 の演算器と複数の第2種のレジスタを含む複数の第2種 の物理資源と、上記プログラムが再度実行されたとき に、そのプログラムに含まれた複数の第1種の命令に代 えて、該複数の第1種の命令に対応して上記メモリに記 憶された少なくとも一つの第2種の命令を実行する命令 実行回路とが設けられ、上記命令実行回路は、その第2 種の命令に対応する上記複数の第1種の命令の各々に対 して割り当てられた、上記一つの第2種の命令から識別 可能な複数の物理資源に対応する複数の第2種の物理資 源を使用してその第2種の命令を実行する。

【0012】 この結果、上記プログラム内の第1種の命 令列を再度実行するときには、このメモリに記憶してあ る第2種の命令を実行することで、元の第1種の命令の 実行時の命令の実行順序および使用する演算器等の物理 資源の情報を利用することになる。この結果、命令スケ ジューラにより再度並列実行可能性の認識をする必要が なく、第2種の命令列はより高速に実行できる。

【0013】さらには、上記メモリおよび命令実行回路 の動作クロックを、上記命令スケジューラのそれよりも 高めることにより、第2種の命令列の実行速度を速める 40 ことも可能である。このためには、上記複数の第2種の 物理資源は、上記複数の第1種の物理資源とは別に設け ることが望ましい。しかし、これらの物理資源を共通の 物理資源により実現することも可能である。

【0014】本発明のより具体的な態様では、各第2種 の命令は、使用する物理資源と命令実行に必要なデータ を生成する物理資源の情報を持ち、それらの情報を位置 情報として対応づけられた第2種の命令の転送回路内 に、各第2種の命令の実行を待ちあわせる命令待ち合わ

テーションで起きていた、明らかに実行が不可能な命令 に対する実行可能性チェックや、実行直前での命令選抜 に必要な論理や時間の削減が可能となる。

#### [0015]

【発明の実施の形態】以下、本発明に係る情報処理装置 を、図面に示したいくつかの実施の形態を参照してさら に詳細に説明する。なお、以下においては、同じ参照番 号は同じものもしくは類似のものを表わすものとする。 また、第2の実施の形態以降では、第1の実施の形態と の相違点を主に説明する。

【0016】 <発明の実施の形態>

#### (1)装置構成

図1において、情報処理装置は、二つのプロセッサ10 0と200により構成される。100は、逐次実行用に 作成されたプログラムから命令の並列実行可能性を抽出 し、個々のスカラ命令を並列に実行可能なスーパースカ ラープロセッサである。スーパースカラープロセッサ1 00は、主記憶10に接続された命令キャッシュ101 と、命令フェッチ回路102、命令デコーダ103、命 令スケジューラ104、複数の演算器105およびレジ スタファイル107を有する。200は、スーパースカ ラープロセッサ100により実行されたプログラムが再 度実行されるときに、そのプログラム内の命令をスーパ ースカラープロセッサ100よりも高速に実行するため のプロセッサである。プロセッサ200は、スーパース カラープロセッサ100より速いマシーンクロックで動 作するように構成されている。スーパースカラープロセ ッサ100において上記プログラムが最初に実行された ときに、命令スケジューラ104によるスケジュールの 結果として、並列に実行される命令のアドレス301、 各命令に割り当てられた、演算器およびレジスタなどの 物理資源の番号、具体的には、その命令の実行結果デー タを転送する転送先物理資源の番号302およびその命 令の実行に使用するデータを供給する転送元物理資源番 号303が供給される。このプロセッサ200では、命 令翻訳回路204が、これらのスケジュール結果を反映 した、それらの命令と等価な処理を指定する命令(以下 これを翻訳命令と呼ぶ)を生成し、生成された翻訳命令 列を翻訳命令メモリ201に記憶する。

【0017】プロセッサ200には、ここに記憶された 翻訳命令を実行するための複数の演算器205と、これ らの演算器が使用するデータあるいはこれらの演算器が 生成した演算結果データを保持するための複数の一時レ ジスタ206と、これらの一時レジスタ206とレジス タファイル 107との間でデータを交換するために使用 されるレジスタIO207が設けられている。これらの 演算器205の数は、スーパースカラープロセッサ10 0内の演算器105のそれと同じであり、一時レジスタ 206の数もレジスタファイル107に含まれた、命令 せ回路が設けられる。これにより、リザーベーションス 50 で指定可能なレジスタの数と同じである。もっとも、翻

訳命令で使用される物理資源数に依存してより少ない演 算器205. 一時レジスタ206で構成することも可能 である。

【0018】翻訳命令メモリ201に記憶された翻訳命 令の各々は、複数のスカラ命令に関する命令情報を含 み、デコーダ202は、翻訳命令メモリ201から読み 出された翻訳命令を解読し、転送回路203は、デコー ダ202により与えられる命令解読情報が指定する複数 の演算の各々が必要とするデータが上記複数の演算器2 05のいずれかから供給されるのに同期して、その演算 10 を開始する。複数の演算器205は、複数のスカラ命令 が要求する演算を並列に実行するとともに、スーパース カラープロセッサ100内の複数の演算器105よりも 高速に演算を実行可能に構成されている。

【0019】転送回路203は、命令スケジューラ10 4と同じく実行すべき命令が実行可能になるのを待ち、 実行可能になった時点でその命令を、いずれかの演算器 に分配することを基本的な機能としている。しかし、転 送回路203は、命令スケジューラ104と異なり、後 述するように、どの先行命令の実行終了を待機すべきか 20 については転送経路中の位置として既にデコードされた 状態となる。このために、転送回路203を用いた命令 スケジューリングでは実質的に命令実行可能判定や実行 順序を制御する回路が不要となり、命令スケジューラ1 04よりも高速処理を実行できる。

【0020】このように、プロセッサ200は、スーパ ースカラープロセッサ100内命令スケジューラ104 のスケジュール結果を使用して、従って、このようなス ケジュールを実行するよりも速いクロックで命令を実行 する。なお、二つのプロセッサ100、200は必ずし も物理的に近接している必要性はないが、信号線301 ~305が通常のプロセッサ内部信号に匹敵する動作速 度を必要とするため、例えば同一シリコン基板上に形成 されるなどが好ましい。

## 【0021】(2)命令の実行態様

スーパースカラープロセッサ100内の命令フェッチ回 路102は、命令デコーダ103へ送出した命令のアド レスを命令アドレス300として翻訳命令記憶領域21 1にも供給する。図2を参照するに、プロセッサ200 では、この命令に対する翻訳命令が翻訳命令メモリ20 40 1に記憶されているかを検索する(ステップ221)。 もし、その命令アドレスに一致する命令ラインが翻訳命 令メモリ201にあると(ステップ222)、そのライ ンに記憶された翻訳命令を読み出す(ステップ22 3)。翻訳命令デコーダ202は、読み出された翻訳命 令をデコードし、その命令に含まれた転送元物理資源の 情報を転送回路203内部の位置情報へ変換する(ステ ップ224)。転送回路203は実行に必要なデータが 揃った命令から順に演算器205, 一時レジスタ20

受け取った演算器205は演算結果を再び転送回路20 3へ戻し、演算命令が順次実行される(ステップ22 5)。ステップ222で翻訳命令記憶領域211内に命 令アドレス300と同一の命令開始アドレスが発見され なかった場合には、プロセッサ200は作動せず、スー パースカラープロセッサ100による命令実行が実施さ れる。すなわち、命令デコーダ103にて命令がデコー ドされ(226)、命令スケジューラ104で命令の実 行順序が決定された(227)後、演算器105にて命 令が実行される(228)。

【0022】(3)スーパースカラープロセッサ100 このプロセッサの概要は以下の通りである。命令キャッ シュ101に格納された命令は、命令フェッチ回路10 2にてフェッチされ、命令デコーダ103に送り込まれ る。命令デコーダ103は命令語が示す入出力レジスタ の番号や演算種別の情報を解読する。命令フェッチ回路 102、命令デコーダ103は、いずれも複数の命令 (一般的なスーパースカラープロセッサの能力として4 ~8命令)を同時に処理できるものとする。デコーダ1 03は、いわゆるレジスタリネーミング技法を用いて、 プログラムで指定可能な論理的レジスタ番号をプロセッ サ内部にある多量な物理レジスタ番号に変換する機能を 持っていても良い。

【0023】命令スケジューラ104は命令デコーダ1 03から送られてきた複数の命令について、命令が利用 する演算器の割り当てと命令実行順序の決定を行う。よ り具体的には、本実施の形態では、分岐命令処理ユニッ トも一つの演算器として扱われる。複数の演算器105 には、整数演算器、浮動小数点演算器、分岐命令処理ユ ニットのように機能が異なるものおよび機能が同一の複 数の演算器が混在している。演算器の個数はプロセッサ で並列実行可能な命令数を制限するが、本実施の形態 は、特定の数の演算器に限定はされない。いずれかの演 算器105に対して複数の入力データラッチが存在する 場合には、それぞれの入力データラッチに対して一意に 識別可能な番号が付けられているものとする。この番号 としては、例えばその入力データラッチに供給すべき演 算結果データを出力する演算器の識別番号の下位ビット 側に入力データラッチの番号を付加したものを利用でき

【0024】命令の実行順序は命令実行に必要な入力デ ータが揃った命令から順に実行することが原則となる。 この制御には例えばTomasuloアルゴリズムを利 用することができる。命令スケジューラ104には実行 完了を待つべき先行命令が存在する命令が停留し、命令 実行に必要な入力データが全て揃った命令は演算器10 5へ送出される。命令が完了するとレジスタの値が確定 したという意味で値の確定したレジスタ番号がレジスタ ファイル107から命令スケジューラ104へ伝えられ 6、レジスタIO207ヘデータを転送する。データを 50 る。命令スケジューラ104は、停留している命令の中 に、伝えられた番号のレジスタを入力値として使用する 命令があるか否か、入力値が全て揃った命令があるかを 調べ、そのような命令があればその命令をいずれかの演 算器105へ送出する。

【0025】以上説明した命令スケジューラ104の動 作によって命令の実行順序が動的に決定され、その結果 として各命令が使用した演算器、および命令の入力値と なるデータを演算した演算器が決定できる。したがっ て、演算器やレジスタなどの物理資源を識別する番号を 物理資源番号と定義すると、命令の動的な実行履歴はあ 10 る物理資源からある物理資源へのデータ転送の履歴とし て見ることができる。命令スケジューラ104は、演算 器に送付した命令の命令アドレスである実行命令アドレ ス301、その命令によって起こるデータ転送の転送先 と転送元をそれぞれ転送先物理資源302、転送元物理 資源303などの命令実行履歴として命令翻訳回路20 4に送出する。

【0026】以下では、スーパースカラープロセッサ1 00の回路の詳細をさらに説明する。 命令フェッチ回路 102は、フェッチした命令のアドレス300を命令デ 20 コーダ103とプロセッサ200に供給する。このよう にプロセッサ200が実行すべき命令のアドレスを命令 フェッチ回路102より取り出すと、プロセッサ200 が実行すべき命令列をできるだけ早い時期に取り出すこ とになり、それ以降のスーパースカラープロセッサ10 0がその命令に対して処理を実行するのを回避すること ができる。なお、実装面積等の制約により命令アドレス 300を命令フェッチ回路102より取り出すことがで きない場合には、命令デコーダ103や命令スケジュー ラ104、演算器105といった命令実行ステージによ 30 り近い場所から命令アドレス300を取り出すことも可 能である。命令フェッチ回路102は命令列の命令キャ ッシュ101からの命令の獲得を滞りなく実行するため に、分岐命令の予測機能、命令バッファ機能等によっ て、実行可能性のある命令は先行的かつ余分に獲得する それ自体公知の機能を有する。したがって、命令フェッ チ回路102から命令デコーダ103へ送出された命令 は情報処理装置で実行することが確定した命令列と考え ることができる。

【0027】本実施の形態では図4に示したフォーマッ トの命令を用いる。この命令フォーマットはいわゆるR ISCプロセッサで用いられる典型例であり、レジスタ 番号等は特別な解釈なしに、命令のビットフィールドを 分割するだけで得ることができる。Xフォーマットは一 般の算術論理演算命令に用いられるフォーマットであ り、冒頭の命令種を表すオペコード (OPCD) フィー ルド、演算結果が格納されるレジスタ番号であるターゲ ットレジスタフィールド(RT)、演算の入力数値が格 納されるレジスタ番号として二つのオペランドレジスタ

ド(EO)から構成される。Dフォーマットはロード、 ストア命令のフォーマットである。オペコードフィール ド、ターゲットレジスタフィールド、オペランドレジス タフィールドはXフォーマットと同様の機能を持ち、デ ィスプレースメントフィールド(D)はロード、ストア 命令のアクセスするメモリ番地計算用の加算値を格納す る。メモリ番地はオペランドレジスタ(RA)の値とデ ィスプレースメントフィールドの値の加算値となる。オ ペコード(OPCD)フィールドから命令実行で利用さ れる演算器の種類が判別でき、レジスタに関するRT、 RA、RBフィールドから、命令が利用するレジスタが 決定される。

【0028】図3において、スーパースカラープロセッ サ100内の命令デコーダ103は、命令フェッチ回路 102から送られてきた命令を図4に例示した命令フォ ーマットにしたがって分割する。つまり、ラッチ110 ~113はそれぞれオペコード(opcd), ターゲッ トレジスタ(RT)番号117、オペランドレジスタ (RA) 番号118と、最後にオペランドレジスタ (R B) の番号またはディスプレースメント(D) の値を保 持する。オペコードデコード回路115は、ラッチ11 0が保持するオペコードをデコードし、オペランドレジ スタ(RB)を使用するか否かの判定信号114と命令 で使用する演算器の物理リソース番号である演算器番号 (FU) 116とを生成する。シフト回路122は判定 信号114がHighレベルのとき、命令フィールドの 16-20ビットを下位27-31ビットにシフトし、 上位16-20ビットは1を埋め直し、拡張データ(E X) 119として出力する。判定信号114がLowの ときには、命令フィールドの16-31ビットのディス プレースメント情報がそのまま拡張データ(EX)11 9として出力される。

【0029】命令スケジューラ104は、書き込みスコ アボード120、読み出しスコアボード121および命 今実行バッファ 0 ~命令実行バッファ 3 を用いて先に述 べた概念の命令スケジューリングを実行する。書き込み スコアボード120と読み出しスコアボード121はど ちらもレジスタ番号をアドレス情報とするメモリであ る。書き込みスコアボード120はメモリデータとして 各レジスタ番号毎に2ビットの領域を持ち、書き込もう としているレジスタを読み出そうとしている先行命令が 命令実行バッファ0から命令実行バッファ3までに幾つ 存在するかを示すカウンタとなる。読み出しスコアボー ド121はメモリデータとして各レジスタ番号毎に1ビ ットの領域を持ち、演算器で実行中の命令の中に読み出 そうとしているレジスタ内容を更新しようとする命令が あるか否かを示す。命令実行バッファ〇から命令実行バ ッファ3は先入れ先出し(FIFO)キューを構成して おり、命令デコーダ103の出力である、演算器番号1 フィールド(RA,RB)および拡張機能情報フィール 50 16,ターゲットレジスタ番号117,オペランドレジ

11

スタ番号118、拡張データ119の各信号と、命令フェッチ回路102からの命令アドレス125を保持する。命令選択回路123は、上記のFIFOキューに格納されている命令の内、実行可能で、最もFIFOキューに入ってから時間の経つものを選択する。

【0030】命令スケジューリングの詳細は次の通り、 命令デコーダ103から送られてきた各レジスタ番号の 情報は書き込みスコアボード120と読み出しスコアボ ード121とに入力される。その間に命令は命令実行バ ッファ 0 に取り込まれる。ただし、ヒット信号 2 4 2 が 10 Highのときは翻訳命令が実行されるため、その間命 令デコーダ103から送られてくる命令のスケジューリ ングおよび以降の動作はキャンセルされる。上記両スコ アボードの出力値が0のときは、命令で使用するターゲ ットレジスタもオペランドレジスタも先行する命令によ って使用中ではないことになる。つまり当該命令は実行 可能であることがわかる。この段階で実行可能でない命 令は、いずれかのレジスタの状態が変化するのを待つ必 要があり、後続の命令が命令デコーダ103から到着す るに従ってFIFOキューのより深い位置(命令実行バ 20 ッファ1~3)へ進む。命令実行バッファ0~3には常 に書き込みスコアボード120と読み出しスコアボード 121の出力信号とレジスタファイル107からの演算 終了信号124が放送回路125を介して通達される。 この通達により、オペランドレジスタへの書き込みが終 了し、かつ先行命令によるターゲットレジスタの読み出 しが完了した命令が実行可能となる。

【0031】命令選択回路123は命令実行バッファ0~3の中で実行可能となった命令を取り出し、オペランドレジスタの番号をレジスタファイル読み出し回路126へ、命令アドレス、ターゲットレジスタ番号、演算器番号、拡張データを命令発行回路127へ送出する。レジスタファイル読み出し回路126ではオペランドレジスタの内容をレジスタファイル107(図1)から読み出し、オペランドデータとして命令発行回路127へ送り出す。

【0032】命令発行回路127は演算器番号で識別される演算器105にターゲットレジスタ番号、オペランドデータ、拡張データを送り出す。書き込みスコアボード120のメンテナンス動作としては、命令デコーダ103から新規に命令実行バッファ0に到着した命令のオペランドレジスタ(RA, RB両方)の番号が書き込みスコアボード120のセット端子(S)に送られ、該当レジスタのカウンタ値がインクリメントされる。また、実行可能となった命令のオペランドレジスタ(RA, RB両方)の番号はレジスタファイル読み出し回路126から書き込みスコアボード120のリセット(R)端子に送られ、該当レジスタのカウンタ値が0になる。読み出しスコアボード121はレジスタ更新をする命令が発行されたときに命令発行回路127からターゲットレジ

スタ番号の通知をセット端子(S)に受け、更新中を示すフラグ1を立てる。このフラグは演算終了信号124によってリセットされる。先に述べた翻訳命令の概念から実行可能となった命令の命令アドレスが実行命令アドレス301として、演算器番号とターゲットレジスタ番号とが転送先物理資源番号302として、オペランドレジスタ番号と拡張データが転送元物理資源番号303として命令翻訳回路204へ送られる。以上の命令スケジューリング回路の動作は、仮に命令デコーダ103の動作にバイプライン1ステージ分の時間がかかるとすると、少なくとも2ステージ以上の時間を要する処理となる。

【0033】(4) プロセッサ200 (4a) プログラム例

以下の説明では図5に示したプログラム例を用いる。図5のプログラム例は5種の命令から構成されており、1fd命令501は浮動小数点数値を6番レジスタに格納されている数値とディスプレースメントである8で示されるメモリ番地からロードし、浮動小数点レジスタ1に格納する。ai命令502は6番レジスタの値に4を加算し、再び6番レジスタの値とする。fm命令503は浮動小数点レジスタ1番と2番に格納し、fcmp命令504は浮動小数点レジスタ1番の数値が0番の数値よりも大きいか小さいかを比較し、その比較結果を条件レジスタ6番(CR6)に格納する。最後のbc命令505は分岐命令であり、fcmp命令504の結果、浮動小数点レジスタ1番の数値が0番のレジスタの数値よりも小さいとき、ラベル\_L10に分岐する。

【0034】この命令列の参照、更新するレジスタと命令の関係をグラフ理論的に図示したものが図6である。この図は命令実行過程を概念的に表すものであり、本実施の形態の装置内の機構と直接対応するものではない。図6からわかるように、グラフ節点601,602,603で示すレジスタは先行命令で更新された後、ただちに後続の命令で参照されており、もし先行命令が更新するレジスタと値を必要としている演算器の両方へ同時に実行結果を転送可能であると、全体の実行時間を短縮できる。このような実行制御方法はフォワーディングと呼ばれ、命令スケジューラ104が実行前の命令列を解読することによって、転送路を決定する。つまり、スーパースカラープロセッサ100で図5の命令列を実行すると、実行履歴は図7に示したグラフに対応することになる

実行可能となった命令のオペランドレジスタ(RA、R B両方)の番号はレジスタファイル読み出し回路126 から書き込みスコアボード120のリセット(R)端子 に送られ、該当レジスタのカウンタ値が0になる。読み 出しスコアボード121はレジスタ更新をする命令が発 行されたときに命令発行回路127からターゲットレジ 50 グラフで命令種を示す節点を演算器と読みかえると、グ

13 ラフの枝はレジスタと演算器または演算器と演算器のデ ータ転送を表していることになる。

【0036】(4b)分岐ブロックの生成

本実施の形態での翻訳命令は、この枝が表すデータ転送 の集合であり、枝の横に枝を識別するために付した丸数 字が翻訳命令の最小単位である。また、図7において波 線で囲んだブロックが示すように図5に示した一群の命 令列は、入力値となるブロック670、演算内容となる ブロック671、演算結果となるブロック672に分類 することが可能である。このことはブロック671を一 10 つのマクロ命令として考えたときに、ブロック670が その実行に対して初期化条件に、ブロック762が終了 条件に対応していると考えられる。以上の概念に基づ き、命令翻訳回路204では次の手順に従って翻訳命令 を作成する。

【0037】入力信号は先に説明した実行命令アドレス 301, 転送先物理資源番号302, 転送元物理資源番 号303であり、出力は図11に示した翻訳命令3種 類、すなわち初期化命令701、翻訳命令本体702、 終了命令703である。また、翻訳命令は一組の初期化 20 命令701と終了命令703と、それらに挟まれた1つ または複数個の翻訳命令本体702で1単位を成す。最 初に、翻訳命令生成回路204は1命令実行毎に送られ てくる入力信号を次の基準で分岐ブロックに分割する。 この分岐ブロックに含まれる複数の命令が翻訳命令の1 単位に対応する。

【0038】翻訳命令生成回路204は転送先物理資源 番号302を観測し、その転送先が分岐命令処理ユニッ トであるとき分岐命令が実行されることを認識する。分 岐ブロックは分岐命令と分岐命令に挟まれる命令列であ 30 り、図5に示した例のように、非分岐命令から始まり、 分岐命令で終了する。ただし、ここでは命令実行結果に 基づく動的な命令実行順序であるので、例えばアセンブ ラ言語として図5の命令501の一つ上が分岐命令であ るか否かは無関係である。つまり、プログラム中ある分 岐命令によって実行アドレスがかわり、命令501にジ ャンプした場合、命令501から命令505までが一つ の分岐ブロックを形成する。また、仮に分岐命令505 の条件が成立せず命令501に分岐しなくても、分岐命 令505の次に実行される命令から新しい分岐ブロック が開始する。したがって、この定義からプログラム中の ある命令が複数の分岐ブロックに属する場合もあり得 る。さらにプログラム全体は複数の分岐ブロックにて形 成されているので、実行されたプログラム全体が順次翻 訳命令に変換されると考えられる。

【0039】(4c)翻訳命令

翻訳命令生成の機能は二つの機能に大別される。一つは 翻訳命令本体702の生成である。図11に示すよう に、翻訳命令本体702のフィールドはデータ転送の転 送先と転送元から構成されており、スーパースカラープ 50 から構成される。スコアボード751aと751bは、

ロッセサ100から出力される転送先物理資源番号30 2を、転送先フィールド704に転送元物理資源番号3 03を格納すればよい。翻訳命令本体702の命令長は 有限であり、その命令長を越える場合には、新しい翻訳 命令本体702を別途生成する。大別した機能の2番目 は初期化命令701および終了命令703の生成であ る。命令翻訳回路204には、後に説明するように、図 12に示したスコアボード751と意味的に等価なもの が備えられている。スコアボードはスーパースカラーブ ロセッサ100に内蔵されている個々のレジスタについ て、そのレジスタに書き込み動作を実施した演算器の番 号と読み出し動作を実施した演算器番号が記録される。 なお、分岐ブロックが変わった際には、スコアボード全 体が0クリアされる。この番号の記録はスーパースカラ ープロセッサ100の命令実行順序に従うため、分岐ブ ロックが終了した時点では最近に読み出し、あるいは書 き込みを実施した演算器の番号が記録されている。

【0040】本実施の形態では翻訳命令を実行するプロ セッサがスーパースカラープロセッサ100とは独立し て存在し、レジスタとしては一時レジスタ206を用い る。そのために、一時レジスタ206の初期化が必要で ある。翻訳命令生成回路204はスコアボード751の 中で読み出しはされるが、書き込みが行われていないレ ジスタを抽出し、初期化命令701を生成する。つま り、上記の条件を満たすレジスタは図7のブロック67 0のように、着目分岐ブロック外で値が設定されている レジスタである。初期化命令701の転送先フィールド はプロセッサ200の内部に設けられた一時レジスタの 番号であり、転送元はレジスタ10207の物理資源番 号である。レジスタ【〇207はスーパースカラープロ セッサ100のレジスタファイル107と一時レジスタ 206間のデータ転送機能を有する。なお、初期化命令 701の命令開始アドレスには分岐ブロックの先頭命令 のアドレスが格納される。

【0041】終了命令703も同様にスコアボード75 1を参照して生成される。終了命令703は分岐ブロッ クが終了した際の結果を一時レジスタ206からレジス タファイル107に格納するために存在する。終了命令 703の転送先フィールドはレジスタIO207の物理 資源番号であり、転送先フィールドは分岐ブロックが終 了した時点でスコアボード751に書き込み実績が残っ ているレジスタ番号である。以上のようにして生成され た翻訳命令は分岐ブロック終了と同時に、翻訳命令メモ リ201内の書き込み回路214へ転送される。以上が 翻訳命令の生成の概略説明である。

【0042】(4d)命令翻訳回路204 図8に示すように、命令翻訳回路204は、スコアボー ド751a, 751bと初期化命令バッファ130. 翻 訳命令本体バッファ131,終了命令バッファ132等 それぞれ図12に示したスコアボードのRead部とWrite部に記載された情報を保持するスコアボードであり、それぞれこれらのRead部とWrite部に保持された演算器番号を保持する。分岐検出回路133は演算器番号が分岐命令処理ユニットであるとき、リセット信号134と翻訳命令送出要求信号133aを生成す

15

る。これにより、先に述べた分岐ブロックが認識できる。リセット信号134を受けたスコアボード751 a,751bは、それぞれの記憶内容を全て0クリアする。

【0043】翻訳命令本体の生成は命令スケジューラ1 04から実行命令アドレス301、転送先物理資源番号 302、転送元物理資源番号303が送られる毎に実施 される。つまり、図12を用いて説明した概念のとお り、転送元の物理リソースは、スコアボード751bに 演算器番号が格納されていれば、その演算器であるし、 演算器番号がスコアボード751bに格納されていなけ ればオペランドレジスタが転送元となる。その選択は選 択回路135が実施する。また、転送先はターゲットレ ジスタと演算器のいずれかになる。したがって、2オペ 20 ランド1ターゲットの命令からは最大3組の転送元と転 送先が生成され、それらは翻訳命令バッファ131に格 納する。初期化命令と終了命令はリセット信号134に 同期して生成される。リセット信号134は0検出回路 136aと136bに入力され、それぞれのスコアボー ド内の格納値が0であるレジスタ番号を出力する。スコ アボード751aの0検出回路136aの出力は、終了 命令の転送先を指定し、終了命令バッファ132へ格納 される。 スコアボード751bの0検出回路136b の出力は、条件判定回路137においてスコアボード7 51aの出力結果と合成される。条件判定回路137の 動作内容は、0検出回路136bから出力された書き込 み実績の無いレジスタ番号のうち、読み出し実績のある レジスタ番号を選別することである。条件判定回路13 7から出力されるレジスタ番号は初期化,すなわちレジ スタファイル107の内容を一時レジスタ206へ転送 する必要の番号である。プロセッサ200の初期化命令 はレジスタIO207を通してレジスタファイル107 の内容が転送されるので、転送元がレジスタ 1020 7、転送先が一時レジスタ206となる。この初期化命 令は初期化命令バッファ130へ格納される。最後に翻 訳命令送出回路138は初期化命令、翻訳命令本体、終 了命令をこの順で結合し、翻訳命令メモリ201へ出力 する。

【0044】(4e)翻訳命令メモリ201 図9を参照するに、翻訳命令メモリ201は、書き込み 回路214と、翻訳命令記憶領域211と、読み出し回 路213とからなる。なお、図には翻訳命令デコーダ2 02の内部構造も併せて示す。翻訳命令記憶領域211 は、MOSトランジスタからなる複数のメモリセル23

3 および2 3 4 と、付随する制御回路(A) 2 3 5 と、 制御回路(R)236およびその他の回路とから構成さ れるメモリアレイである。翻訳命令記憶領域211はよ り多くのメモリセルが繰り返し存在し、全体としてのセ ルアレイを構成しているが、それらのメモリセルは簡単 化のために図示していない。翻訳命令記憶領域211 は、翻訳命令に含まれる命令開始アドレスを格納する複 数のメモリセル(M1)233と、転送元となる物理資 源番号を格納するための複数のメモリセル(M) 234 とから構成されている。それぞれのメモリセルは1ビッ トのセルで、それらの情報を保持するには翻訳命令記憶 領域211に設けられた複数ビット分のメモリセルが使 用されるが、以下では、簡単化のため必要なビット数分 全てのメモリセル233,234は図示しない。また便 宜上、水平方向に並ぶメモリセル群をライン、垂直方向 に並ぶメモリセル群をカラムと呼ぶ。

【0045】書き込み回路214は、命令翻訳回路20 4から線219を介して供給される翻訳命令がまだこの 翻訳命令メモリ201に記憶されていないときには、こ の翻訳命令を翻訳命令記憶領域211に格納する。その 際、その翻訳命令が、図11に示した初期化命令701 であるときには、その命令701は、翻訳命令記憶領域 211内のいずれか一つのラインに記憶される。この命 令内の各転送元は、転送先となり得る複数の物理資源に 一対一に対応し、その対応する物理資源に対して定めら れた水平方向の記憶位置に記憶される。すなわち、その 翻訳命令701中の複数の転送先の各々に対応する水平 方向の位置に、その転送先と対をなす転送元を記憶す る。このために、書き込み回路214では、カラムデコ ーダ270が翻訳命令中の各転送先をデコードし、翻訳 命令記憶領域211のx方向位置を算出する。書き込み 増幅器271が、算出された位置にその転送先と対をな す転送元データを書き込む。命令翻訳回路204から順 次与えられる複数の翻訳命令は、翻訳命令記憶領域21 1内のまだ命令が記憶されていないカラムに順次書き込 まれる。このような書き込みは、書き込み制御回路21 2の制御下で行われる。翻訳命令によっては同じ転送先 を複数含む場合がある。このような翻訳命令を翻訳命令 記憶領域211に格納するときには、転送元情報を複数 のラインに分けて翻訳命令記憶領域211に記憶する必 要がある。その結果、それらの翻訳命令では、図13と 異なって、転送元が稠密に詰まってはいない状態として 記憶される。

【0046】命令翻訳回路204から与えられた命令が初期化命令702のときには、転送先がデコードされ、翻訳命令702Aとして翻訳命令記憶領域211へ格納される。命令翻訳回路204から与えられたこの翻訳命令が終了命令703であるときには、その命令が指定する最後の転送元を翻訳命令記憶領域211へ書き込んだ50ラインのメモリセル(M1)233には全て1が書き込

まれる。なお、翻訳回路204から与えられた命令がと の翻訳メモリ201に記録されているか否かは、後に説 明するように、ヒット信号242により書き込み制御回 路212に伝えられる。もし、この翻訳命令がヒットし なかったときにはこのヒット信号242がLowにな る。

【0047】各メモリセル(M1)233は、内容の一 致検索機能を持ち、命令フェッチ回路102が生成する 命令アドレス300とそのメモリセル内に保持している データの一致照合を行う。ある、ラインの命令開始アド 10 レス、つまりメモリセル (M1) 233の内容が全て一 致した場合には、信号線230の電位がしのwとなり、 制御回路(A)235が読み出しライン選択信号216 をHighに引き上げる。読み出しライン選択信号21 6がHighになると該当するラインのメモリセルは、 メモリセル (M1) 233も、メモリセル (M) 234 も保持していた論理値をデータ出力線218へ出力す る。この読み出し動作に関してカラム方向の選択は行わ ないため、1ライン分のデータが読み出し回路213に 到達する。つまり、翻訳メモリ201は命令開始アドレ 20 スをタグ情報とした一種のCAM (Contents Associative Memory)として機能す る。

【0048】最も基本的なメモリセル(M)234は、 図10(b)に示すように、トランジスタT1とトラン ジスタT2のゲート間容量に電荷を蓄積する。書き込み ライン選択信号215がHighのとき、トランジスタ T1が開き、データ入力線217の値がこのゲート間容 量に記憶される。読み出しライン選択信号216がHi ghになると、トランジスタT3が開き、記憶していた 30 情報が負論理でデータ出力線218に現れる。データ出 力線218は、カラム毎に設けられたプリチャージ用ト ランジスタ238 (図9) によって、メモリセルの読み 出し前にHighレベルへ引き上げられる。

【0049】メモリセル (M1) 233は、図10 (a) に示すように、トランジスタT4, T5, T6は それぞれメモリセル (M) 234のトランジスタT1. T2, T3に対応し、同等な役割を持つ。セル内の2つ のインバータはそれぞれデータ入力線217と命令アド レス300の反転信号を生成するために存在するが、と 40 れらをセル内に記載したのは図面の記載の簡単化のため であり、本来は、カラム毎にこれらの一組のインバータ が存在すればよい。トランジスタT7とT4およびトラ ンジスタT8とT9の結線にはそれぞれ書き込んだデー タの正論理値と負論理値の両方が記憶され、トランジス タT10のゲートには、このセルに記憶されているデー タと命令アドレス300の排他的NORの論理値が最終 的に生成される。つまり、照会情報として与えられた命 今開始アドレスがこのセルに記憶されている情報と一致 した場合、信号線230はこのメモリセル(M1)23 50 11から転送先データ出力線218に読み出されたアナ

3内で導通状態となる。

【0050】制御回路(A)235は、図10(d)に 示す回路からなる。クロックの立ち上がりより前は、ト ランジスタT14が信号線230を電源電位にプリチャ ージする。先に述べたように、メモリセル (M1) 23 3内のトランジスタT10が全て導通しているときは、 クロックの立ち上がり以降、信号線230はLowとな る。読み出し回路213が与える強制的読み出し要求 (Instruction request) 237 は、後述する動作の時以外にはLowレベルである。こ のため、メモリセル (M1) 233で検出された一致 は、ゲートg1を経て読み出しライン選択信号216を Highに設定することになる。このようにして、翻訳 命令記憶領域211からは、命令アドレス300に一致 したラインのデータがデータ出力線218に現れる。 【0051】制御回路(R)236は、リフレッシュ制 御240、ラインデコーダ239と協調してメモリセル のリフレッシュを実施する回路で、図10(c)に示す 構造を有する。リフレッシュ時にはリフレッシュ制御2 40がリフレッシュ信号232をHighレベルにした 状態で通常の読み出し動作を実行する。つまり、ライン デコーダ239がリフレッシュするラインの読み出しラ イン選択信号216をHighにする。制御回路(R) 236のトランジスタT11とT12のゲート間にデー タが保持される。次にラインデコーダ239は書き込み ライン選択信号215をHighレベルに上げ、リフレ ッシュ制御240がリフレッシュ信号232をLowに することで、制御回路(R)236に保持されていたデ ータはプリチャージインバータを経て元のラインに書き 戻される。また、ORゲート241は全読み出しライン 選択信号の論理的ORをとることにより、先に述べた命 令開始アドレスの検索におけるヒット信号242を生成 する。

【0052】こうして、命令翻訳回路204から初めて 翻訳メモリ201に供給された命令に対してもこのヒッ トチェックが行われ、その命令がヒットしなかったとき には先に記載したように、その命令がこの翻訳メモリ2 01に書き込まれる。さらに、すでにその命令が翻訳メ モリ201に書き込まれた後に、再度実行されたときに は、その命令が属する命令ブロックの先頭の命令の命令 アドレスに対するヒットチェックの結果、その先頭の命 令がヒットする。その結果、この命令から始まる一連の 命令に対する複数の翻訳命令が順次翻訳メモリ201か ら読み出されることになる。

【0053】読み出し回路213には、転送先となり得 る複数の物理資源に対応して、複数のFIFOキュー2 60が設けられ、各FIFOキュー260は、センスア ンプを介して対応する物理資源に対して設けられたデー タ出力線218に接続されている。翻訳命令記憶領域2

19

ログ信号は、とのセンスアンプで論理信号に確定された後、FIFOキュー260へ書き込まれる。との書き込みは、ラッチ261にオール1が読み出されるまで、すなわち、終了命令が読み出されるまで繰り返される。このとき、ラインアドレスのインクリメントはFIFOキュー260からラインデコーダ239へ伝えられる。【0054】(4f)翻訳命令の実行態様

図9において、翻訳命令デコーダ202は、翻訳命令の 各転送元フィールドをデコードする複数の部分デコーダ 202Aと命令待機ユニット802からの転送要求であ 10 るinstruction request 808から 命令読み出し回路213内部のFIFOキュー260へ の転送要求信号202cを生成するORゲート202Bと からなり、各部分デコーダ202Aに対して、全ての物 理資源、すなわち、複数の演算器205、複数の一時レ ジスタ206、レジスタIO207の全てに対応する複 数のinstruction信号801が設けられてい る。先に述べたように、翻訳命令メモリ201内部では 命令が要求する転送先物理資源の番号は、翻訳命令記憶 領域211内の位置情報として記憶されているので、翻 20 訳命令デコーダ202は、転送元物理資源のみをデコー ドすればよい。つまり、各部分デコーダは、読み出され た翻訳命令の中の対応する転送元フィールドをデコード し、その転送元物理資源に対応する一つのinstru ction信号を選択して起動する。このデコード結果 は、その部分デコーダが対応する転送先となる物理資 源、すなわち、演算器205、一時レジスタ206また はレジスタ10207のいずれか一つが待つべきデータ がどの転送元の物理資源で生成されるのかを示してい る。各instruction信号801は1ビットの 30 データ線から構成される。

【0055】図14において、転送回路203は、全ての物理資源、すなわち、複数の演算器205、複数の一時レジスタ206およびレジスタ10207の各々の各入力端に対応して、その物理資源に対応する部分デコーダの複数のinstruction信号801と、それぞれのinstruction信号801が対応する物理資源の出力線との交点に命令待機ユニット802が設けられている。各物理資源の各入力端に対応して設けられた複数の命令待機ユニット802の出力は、ワイアド40オアされて、その入力端に供給される。

【0056】命令待機ユニット802の内部構成を図15に示す。instruction信号801は先に述べた翻訳命令デコーダ202で生成された信号であり、着目している命令待機ユニット802の関係する転送元と転送先との間にデータ転送が必要であることを意味する信号である。

【0057】instruction requestあらわしている。また、丸数字の0は翻訳命令の初期化808は命令待機ユニット802から翻訳命令デコーダ命令に、丸数字の12は終了命令に対応している。図1202へのデータ転送要求であり、翻訳命令デコーダ2507の上方に囲んだ領域900は翻訳命令メモリ201に

02内のゲートでOR論理がとられ、読み出し回路213 内のFIFOキューから新たな転送元データが取り出さ れる。data-in信号803は所定のデータ幅、例 えば32ビット幅のデータ線であり、転送元からデータ を伝送する。data-in信号803に新しいデータ が到着したことはdata-in-valid信号80 5が有効になることで示される。同様に、data-o u t 信号804は転送先へのデータ転送線であり、d a ta-in信号803と同様に32ビット等の幅が用意 される。data-out信号804の有効性はdat a-out-valid信号806によって示される。 命令待機ユニット802の基本的な役割はinstru ction信号801が有効、すなわちデータ転送が必 要な命令が存在するときに、data-in信号803 の内容をdata-out信号804に出力することで ある。転送先の演算器やレジスタはそれぞれの機能を実 現するために必要なデータが揃った時点で動作を開始す る。

【0058】より具体的には上記の制御が転送制御回路 807で実現される。転送制御回路807の回路と機能 は図16に示した回路図およびタイムチャートの通りで ある。つまり、ラッチ8000とゲート8002の組む よびラッチ8001とゲート8003の組はそれぞれi nstruction信号801とdata-in-v alid信号805がHighになった状態をdata -out-valid信号806がHighになるまで 保持する。ゲート8004は上記2つの信号がともにH ighになった状態を検出し、ラッチ8005の状態を 1サイクルの間反転させる。このラッチ8005の出力 はdata-out-valid信号806, inst ruction request 808として出力され る。instruction信号801が有効である場 合,この命令待機ユニット802は転送元からのデータ を待っている状態であり、次にdata-in信号80 3にデータが到着すると、転送先の演算器やレジスタの 格納動作を起動する意味でdata-out信号804 から同一データを出力する。図14に戻り、datain信号803およびdata-in-valid信号 805は同一水平位置にある命令待機ユニット802に 全て接続され、電気信号は一斉に伝達するよう接続され ている。したがって、先に述べたように命令が転送元と 転送先に接続される結線の交差する位置で実行を待機する る動作が実現できる。

【0059】次に翻訳命令の実行形態を視覚的に把握する目的で、図17から図20に図5で例示したプログラムの実行例を示す。図17から図20において丸数字は図7の丸数字に対応しており、翻訳命令のデータ転送をあらわしている。また、丸数字の0は翻訳命令の初期化命令に、丸数字の12は終了命令に対応している。図17の上方に囲んだ領域900は翻訳命令メチリ201に

21

格納された翻訳命令を表し、下方の領域901は図14 において命令待機ユニット802が設けられていた領域 に対応する。領域901の下に並べられた図1における 演算器205~レジスタ10207に対応しており、説 明の便宜上実行するプログラムと同じ演算名とレジスタ 名で対応関係を示している。なおレジスタIO207は 図17から図20においては1つだけ例示しているが、 これは図面の都合上であり、データ転送が必要なレジス タの数だけレジスタ [〇も存在する。また図 ] 7 中の丸 数字12下方にある黒丸は、翻訳命令の初期化命令を起 10 動するために存在し、初期化命令毎、かつレジスタIO 207対応に存在する。また、本発明の原理から一時レ ジスタ206の物理資源番号はレジスタファイル107 内のレジスタ番号と一致している必要がある。初期化命 令によって一時レジスタにレジスタデータの初期値を転 送する際、一時レジスタ206の物理資源番号も同時に 付与され、以降の命令実行ではその物理資源番号が使用 される。

【0060】翻訳命令はinstruction信号8 01が空の場合にはただちに領域900から領域901 の命令待機ユニット802へ転送される。すなわち、翻 訳命令の実行は図17の状態からただちに図18の状態 へ移行する。図17に存在した黒丸のデータ転送命令は レジスタIO207を起動し、レジスタファイル107 から所望の(図7からわかるように、本プログラム例で はfp0, r6, fp2の初期内容) データを読み出 し、レジスタ10の出力結果とする。図15の命令待機 レジスタ I O の出力線902上には丸数字0の命令が 待機しており(図18)、レジスタ I Oを介してレジス タファイル107の内容が信号線803に出力される と、丸数字0の直下に位置づけられたそれぞれの演算器 ヘデータを転送し、演算を起動する。 ここで信号線80 3は命令待機ユニット802のdata-in信号80 3と同一であり、各演算器、一時レジスタの出力内容は 命令待機ユニット802へ一斉に送られる。

【0061】以降の処理はいわゆる玉突き状態で進行する。例えば、丸数字0によってr6(レジスタ6番)の内容が読み出されると図18に示すように、その出力線上に待機している丸数字1と丸数字10に対応してai(加算)と1fd(浮動小数点データのロード)を実施40する演算器へr6のデータが転送される。fp2(浮動小数点レジスタ2番)、fp0(浮動小数点レジスタ0番)に対応した丸数字0のデータ転送命令も同様であり、結果として図19の状態を得る。図19の状態からは丸数字の11によって12が実行され、加算後のr6の内容がレジスタファイルに書き戻され、図20の状態となる。最終的には丸数字12で示したデータ転送が実施され、図7のブロック672が示すように、r6と条件レジスタCR6、浮動小数点レジスタfp1の値がレジスタファイル107に書き込まれる。50

【0062】以上の翻訳命令実行では命令待機ユニットで待機中の命令は真に必要なデータのみを待つために、命令スケジューラ104で実施されていた従来技術のように演算を終了した全データと待機中の全命令との照合等が不要となり、高速な命令待機と実行が実現できる。また、この過程が従来技術より高速であるということは、同じ実行内容の命令列でも、翻訳命令メモリ201に蓄積された命令列の方が、従来の命令デコーダ103、命令スケジューラ104を経由する実行より高速であることを意味する。

【0063】以上に示した実施の形態によれば、命令実行に必要な物理資源の割り当て、決定に関しては最初の命令実行時には従来技術と同様な手段により認識するため、処理時間の改善はない。しかし、2回目以降の同一命令の実行に関しては翻訳命令メモリ201内に格納されているデータ転送先、データ転送元の情報を利用するため、スーパースカラーブロセッサ100内の命令デコーダ103による処理と命令スケジューラ104による処理を省略することができ、その分の高速化が可能となる。実質的効果は、同じ命令列を利用する割合、すなわち翻訳メモリのヒット率に依存する。命令キャッシュなどの研究から知られているように、実行命令の局所性は高く、特に翻訳メモリ201を同一チップ内のDRAM等で実現すると、ヒット率はほぼ100%を実現することが可能である。

【0064】また、本実施の形態では、実行すべき命令 が実行に必要なデータをデータが転送されてくる経路上 で待つため、リザベーションステーションのように、明 らかに関連性のない命令に対して命令実行可能性のチェ ックを行うようなことはない。事実、従来技術では上記 の冗長な機能のために、実行待ちの命令は自分の必要と するデータを番号で管理しており、演算終了時に告知さ れる番号との照合が必要である。このことから、一つの リザベーションステーションに待機可能な命令は4命令 程度が限度であり、比較にも時間を必要とした。本実施 の形態では、転送先、転送元の物理資源情報は転送回路 203中の位置情報として利用され、最終的に命令とし て転送回路203内で待機する命令は実行を起動するた めの1ビットの情報でしかない。このことから、実行条 件の成立の判定は高速であり、構造が簡単になることか ら多くの命令を実行待機させることができる。また、デ ータの転送先に対応した場所で命令実行を待機するた め、存在する演算器数以上の命令を実行しようとすると ともないし、それらの調停回路も必要でなくなる。

【0065】<変形例>本発明は、以上の実施例に限定されるものではなく、以下に示す変形例およびその他のいろいろの変形例として、実施可能である。

【0066】(1)実施の形態1ではスーパースカラープロセッサ100の複数の演算器105、レジスタファイル107とは別にプロセッサ200用に複数の演算器

205、複数の一時レジスタ206が設けられた。しかし、この後者の演算器とレジスタに代えて、前者に含まれた演算器およびレジスタを使用することも可能である。このためには、実施の形態1の転送回路203を、スーパースカラープロセッサ100内の演算器105とレジスタファイル107内のレジスタの間でデータ転送するように、これらの演算器とレジスタに接続する。このときには、プロセッサ200内の翻訳メモリ201、翻訳命令デコーダ202、転送回路203等の回路を動作させるクロックは、スーパースカラープロセッサ100を動作させるクロックと同じとすることが現実的である。したがって、実施の形態1で述べたような高速な動

作は実現できないが、翻訳命令を使用する結果、命令スケジューラ 104使用しないで翻訳命令を実行できるの

で、この点で従来より高速な動作が期待できる。

23

【0067】(2)上記の実施形態では図11に示した翻訳命令の転送先を命令翻訳回路204でデコードし、翻訳命令メモリ201内部には図13のように転送元だけの情報を記録していた。これは、図14に示すように、関連するレジスタや演算器と翻訳命令メモリ内のデ20一タを対応づけておいた方が、翻訳命令の取り出しから実行までの時間が短縮されるからである。しかし、この方法は翻訳命令メモリ201の利用効率が必ずしも高くないため、図11に示した翻訳命令の形態をそのまま翻訳命令メモリ201内に格納することも可能である。ただし、この方法では翻訳命令読み出し時に転送先に関わるデコードをするため、本発明の主眼である、命令実行までの処理時間は若干犠牲となる。

【0068】(3)翻訳命令メモリとしてはSRAMやDRAMといった半導体メモリを想定しているが、たと 30 えば図21に示すように、ハードディスクのような外部記憶装置201Aに格納する形態も可能である。翻訳命令フェッチ回路201Bは読み出し回路213と同様に翻訳命令を蓄積する手段(本変形例では外部記憶装置201A)から翻訳命令の転送元情報を読み出す。レジスタファイル107Aはレジスタファイル107と論理、物理両面で同一のレジスタファイルである。ただし、この場合には上述の実施形態とは異なり、翻訳命令はスカラープロセッサ100の動作と同時には実行されず、別途プロセッサ200上で実行される。 40

[0069]

【発明の効果】本発明によれば、逐次実行用のプログラムの命令に対してスケジュール処理を施してそれらの命令を並列に実行した後、スケジュール処理の結果をメモ

リに格納するので、再度そのプログラムを実行するとき には、そのスケジュール処理を再度実行する必要がな く、そのプログラムをより高速に再実行できる。

【図面の簡単な説明】

【図1】本発明に係る情報処理装置の概略ブロック図。 【図2】図1の装置における命令実行のフローチャー

【図3】図1の装置に使用されるスカラープロセッサ1 00の概略構成図。

10 【図4】図1の装置に用いる命令のフォーマットを示す 図。

【図5】図1の装置で実行されるプログラムの例を示す 図

【図6】図5のプログラムのグラフ表現を示す図。

【図7】図5のプログラムのデータ転送を表すグラフ表現を示す図。

【図8】図1の装置に使用される命令翻訳回路の概略ブロック図。

【図9】図1の装置に使用する翻訳メモリの概略ブロック図。

【図10】図9の装置に使用される複数種のメモリセル と複数の制御回路の回路図。

【図11】図8の装置により生成される翻訳命令のフォーマットを示す図。

【図12】図8の装置内に含まれた二つのスコアボード に保持された内容と同じ内容を保持する等価なスコアボードを示す図。

【図13】図9の装置に記憶された翻訳命令のフォーマットを示す図。

30 【図14】図1の装置に含まれた翻訳命令デコーダと転送回路の概略構成図。

【図15】図14の装置に使用される命令待機ユニットのブロック図。

【図16】図15の装置の回路図とタイムチャート。

【図17】図1の装置における翻訳命令の第1の実行例を示す図。

【図18】図1の装置における翻訳命令の第2の実行例を示す図。


【図19】図1の装置における翻訳命令の第3の実行例 10 を示す図。

【図20】図1の装置における翻訳命令の第4の実行例を示す図。

【図21】本発明に係る他の情報処理装置の概略ブロック図。

【図1】

図l



【図4】

	图 4										
	0	6	11	16	21						
Xフォーマット	OPCD	RT	RA	RB	DG						
						31					
Dフォーマット	OPCD	RT	RA		D						

【図2】

【図5】

図 5

図 2


\_L10: lid fp1 8(r6) \( \sigma \) 501

ai r6, r6, 4 \( \sigma \) 503

fm fp1, fp2, fp1 \( \sigma \) 503


fcmp cr6, fp0, fp1 \( \sigma \) 504

bc IF,CR6\_LT,\_L10 \( \sigma \) 506




【図6】

【図7】




【図3】


図3




[図8]

図8






【図9】



【図11】

図11




【図12】

751 2				図12						
	r6		fp1		fp2		fp0		CR6	
	read	write								
lfd fp1 8(r6)	lfd	0	0	lfd	0	0	0	0	0	0
ai r6, r6, 4	ai	ai	0	0	0	0	0	0	0	0
fm fp1, fp2, fp1	0	0	frn	fm	fm	0	0	0	0	0
fcmp 6, fp0, fp1	0	0	fcmp	0	0	0	fcmp	0	0	fcmp
bc IF,CR6_LT,_L10	0	0	0	0	0	0	0	0	bc	0


【図13】

図13




【図15】


図15



【図14】


図14






【図16】

図16



【図19】



【図21】

図21

